# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

61-029140

(43) Date of publication of application: 10.02.1986

(51) Int. CI.

H01L 21/60

H01L 23/48

(21) Application number : 59-149497

(71) Applicant : HITACHI LTD

(22) Date of filing:

20.07.1984


(72) Inventor: SAITO KAZUO

## (54) SEMICONDUCTOR DEVICE

(57) Abstract:

URPOSE: To apply plural times of performance to Substrates of approximately the same size by forming the end terminal of an external terminal in a vacant terminal, and forming the chip operating terminal of other external terminal adjacent to other vacant terminal at the opposite side of the end vacant terminal.

CONSTITUTION: A chip select terminal 2b is formed adjacent to other vacant terminal 2c in opposite direction to an end vacant terminal 2a. When a current is flowed to the terminal 2b by controlling a current to the terminals 2b, 2c, only a semiconductor device 1 of lower end can be operated, and when a current is flowed to the vacant terminal 2c of the device 1, a current is flowed to a chip select terminal 3b of the device la of per stage.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

⑩日本国特許庁(JP)

①特許出願公息

a 公開特許公報(A)

昭61-29140

@int\_Cl\_1 H 01 L 21/60 磁別記号

厅內整理番号

每公開 昭和61年(1986)2月10日

.

6732-5F 6732-5F

審査請求 未請求 発明の数 1 (全4頁)

◎発明の名称 半導体装置・

⊕特 爾 昭59-149497

**砂出 鄭 昭59(1984)7月20日** 

電子 明 者 高 藤 一 男 電出 顧 人 株式会社日立製作所

小平市上水本町1450番地 株式会社日立製作所武蔵工場内

東京都千代田区神田駿河台4丁目6番助

60代 理 人 弗理士 高橋 朋夫 外1名

#### 明 細 巻

#### 乳房の名称 辛基件整置

#### 佐井油菜の節倒

1. パッケージの高高に実装可能な複数からなる。 様1 関係が配列形成され、放棄1 電極上方のパックージ上面には、丁度1 ビッチずれて耐配無1 電 低と関数の第2 電板が影響され、関係されて形成されての第2 電極どうしが軽気的に接続されて形成されての第2 電板が軽気的に接続されて形成されてなる糸部使子を有する半準体装置でいるが、 技外部機子の一束機関子が、搭載されているペレットと電気的に接続されていないと電場であるが、 他の外部機子のうち1 または2 以上のそれぞれの 最記末機型端子と反対方向の1 または鏡接形成されている2 以上の他の空端子に積接して形成されているチップ作動線子である半準体装置。

- 2. 辛毒体装置がスタティックランダムアクセス メモリであることを特徴とする特許請求の範囲第 1 項配数の単原体執管。

#### 2 項記載の中導作禁御。

- 4. 半海体装置がタイナミックランダムアクセス グモリでもとことを特価とする特許はよの範囲が 「横起車の半条体装置。
- 5. すっプ作動地子がロウンドレスセレクト端子 またはカラムアドレスセレクト端子であることを 毎年とする付許請求の範囲素工芸または第4項記 載の半単体装置。

発明の詳細な説明

#### (技術分野)

本元可は電子機器の技能向上に適用して有効な 技術に関するものである。

#### (背景技術)

電子機器の小型化に伴い、競牛の高密度変装に 造した半導体装置が考案されている。その一つに、 いわゆるリードレスチップキャリア型半導体装置 (以下、LCC型半導体装置と配す。)がある。 このLCC型半導体装置はパッケージの外方に延 在された外部端子を値えていないため、2以上の LCC型率導体装置のパッケージを近接して実装 することができるので、電子機器の小型化に有効 なものである。

しかし、嗣記したC型半基体装置は平面的実装 方柱であるため、パッケージサ柱より出度を上げ ることは不可能である。したがって、たとえば前 記してC型半導体整型が電子計算機のメモリーし S.I (大概報集積回路) である場合は、数電子計 実験の記憶容量をできたは3倍以上にするため には、少なくとも2倍または3倍以上の面積の実 には、少なくとも2倍または3倍以上の面積の実 には、が必要になり、それだけ設置全体を大型に しなければ副論容量を複数倍に高めた電子計算器 を形成することができないという問題がある。

なお、100世半等件整要については、たとだけ遅約58年11月28日申サイエンスフォーラム発行の「超151デバイスハンドブック」第626ページ以下に説明されている。

#### (秦蜀の首的)

本典明の目的は、似子機器の小型化に適用して 有効な技術を提供することにある。

★整明の目的は、装置の大きさをほとんど変え

製開曜G1- 20140(2)

ることなく、電子計算機の記憶容量を容易に複数 倍にすることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特 他は、木明細数の記述および条件図面から明らか になるであろう。

#### (発明の概要)

本職において掲示される発売のうち代表的なものの概要を簡単に説明すれば、次の通りである。

体装置を、そのパッケージ裏面の実装用電標を築 気的に接続された状態で取り付けて 2 以上の半期 体装置を富含使用する場合であっても、各半等体 熱型を独立して作動させることができることによ り、中面的に実装する場合に関小、ほぼ同一引造 の実施器板に複数値の体能を付与することが可能 となっため、最配目的を造成されるものである。

第1回は本発明による実施所1できる洋等件算句の都職をその使用機様とともに側面図で示すも

本実施例の半進体験復1は、スタティックランダムアクセスメモリ(以下、5RAMと匹す。)であり、モのパッケージがセラミックからなる、いわ守るしじし翌半年弁察証である。

的配半進体勢では、パッケージ裏面に面付実装 可能な電機を有し、パッケージ上面には高面電芒 と同数の面付実装されるる電板が、丁度1ビッチ 左へすらして形成されており、かつ高端位の上面 と裏面に形成されている電板どうしを、パッケー シ側面のメタライズで電気的に接続して形成する外部端子を備えてなるものである。また、前紀外部端子では登されているペレット電気的に接続されていない変越子2ってあり、立結の外部端子はデップセレクト(GS18 SELECT) 24 で、CS端子と記す。)26で、織ひ3端子25の立論の外部端子25で、総ひ3端子25の立論の外部端子25である。すなわち、前紀CS編子25以禁治して形成されているものである。

・実施器の半導件整型は、無り回に便想的で示すがく、同一の半導体整個1 m をその裏面常極で下設半等特益性1 の上面電話に半用等の接合数を介して電気的に導通するように取り付けることにより、半導件整置) カ上げ1 a をそれぞれ地立し、て作動させることができるものである。

すなわち、の名性子2トかよび空空子2cへの 電流を制御してCS端子2トの方に電流を推す場 合は、下設の半導件設置1のみを作動させること ができ、核半導体装置1の空端子2cの方に電流

新聞昭61- 29140(3)

を施す組合は、上島の半連件整理!\*の05種子 3 bに電流を流すことになるため、上殿の半導体 禁匿のみを作動させることができることになる。

なお、上段の半界体装置! a を作動させる場合 の対部性子 3 ± の写進は、下段の空端子 2 a を介 して行われる。

以上競引した如く、2つの空輪子2をおよび2 cを形成することにより、独立して作動させるこ とか可能な半導体強電を2段に重ねて実験できる ものである。

したがって、半導体装置が本実施制1のような 5 R A M である場合は、統領の大きさを呼ば同一 の生まで配管容量が2倍の電子計算機を容易に提供することが可能となる。

#### (資施研2)

第2回は大発明による実施例2である単原体装 度の最高をその使用超級とともに関ロ面で示すも のである。

本実施例をの単導体装置1は、ダイナミックラングよアクセスメモリ (以下、DRAMと記す。

) であり、前記集絶術)とはは両様のよじで要牛 選休装置である。

本真無例2の単語体製能においては、2つのデップ作動競子を有し、この2つの離子が協動して 競半導体整理を作動させることができるものである。すなわち、定端の外部端子2(はロウブドレスセンク)(2014 ADDRESS SELECT) 逆子(即下、R A S 編子と記す。)であり、類R A S 編子2(かち音に誘語場子2(はカラムアドレスセレクト(colona abbress Select) 漢子(以下、C A S 編子2)はカラムアドレスとしたの外部端子2)はカラムアドレスとしたの手ではないであり、様に人名の第子2)のお佐にがって、本実施例2においても、チップ作動論子である。と対対方向で他の空電子である。また3 漢字ではおよびに入る第字では、東端端子2)と表表である。

・ 主義経済の単準体験置も、第2世に示すようか 2段乗ねして取り付けでも、それぞれ株立して作

動させることができるものである。すなわち、RAS編子で「およびCAS嬢子では危機を使すことに電機を使すことができ、空焼子ではおよびで」に電機を使すことができ、空焼子ではおよびで」に電機を減すったとにより、特殊としてトロの半年体験数1 aのRAS編子3(およびCAS編子3)にはですことが動きせることが可能となる。その他は実施例)とほぼ同様であり、本実施質での場合も記述容量を容易に併せすることができるものである。

#### (粉果)

(1)、パッケージの真面に複数の変効用策極が配列 形成され、破電極と電気的に接続されている電流 がはパッケージ上面に、重面に形成されている場面 配電機と1度1ピッチずらして形成してなる外部 供予を停止てなる生活体装配であって、拡外部 供予を停止でなる生活体装配であって、拡外部 その末端の帳子を搭載されているペレットと を から対していない空味子とし、他の外部標子 のうち1または2以上のチップ作動帽子のそれで れた。1または関係形成されている2以上の他の 空端字に抵記ま総立接子の反対方向で関係をサイ 形成することにより、1の単温体装置のパッケー ジ上間の電磁に他の内一線線を輝えた半年体装置 を、そのパッケージ展開の電標に電気的に接続された状態で取り付けて2以上の半年体装置を整立 使用する場合であっても、各半導体設置を整立し で作動させることができるので、装置寸法をは延 関一のままで容易に複数倍の性能を育する電子機 器を提供することができる。

四、 和記印と同一の効果により、電子概義の大中な小型化が可能となる。

は、チップ作動館子がチップセレクト院子である 場合、却型のにより、語歴の大きさをはたんと賞 えることなく2または3倍以上のSRAMを実装 することができるので、電子計算器の記憶容易を、 枠別に2または3倍以上にすることが可能である。 は、チップ作動籍子がロウァドレスモレタト端子 およびカラムアドレスセレクト第下である場合、 前記録と同様に基面の人名でを東文もことなく、 2または3倍以上のDRAMを個えた電子計算機 を提供することができる。

以上本発明者によってなされた発明を実施的に 益づき具件的に説明したが、本発明は割配実施的 に限定されるものではなく、その要旨を逃脱しない い範囲で毎年変更可能であることはいうまでもない。

たとえば、半導件装置としてはSRAMおよび DRAMであるメモリーしSIについて説明したが、これに深るものではなく、「またはB以上のチップ作動囃子を有し、同様の使用が可能であるものであれば知得なるものにも連用できるもので


また、共部総子もパッケージ製品に形成された メタライズからなるものに限るものでなく、同一 最終を発揮するものであれば、その形成場所およ び形状等は関わないものである。

きらに、デップセレクト競子の1つを未幾空準 子と反対側の末端に形成したものについて示した が、その位置は関わないものであることはいうま でもない。

第1 両は本央明による実施関1の半導体強電を その使用の監機とともに示す側面図、

第2回は本売男による気能制をの半等外要量を その使用の態機とともに示す機関図である。

1. 1 a・・・半株体金質、2 a. 3 c・・・ 未確空値子、2 c. 3 c. 2 g. 3 g. 2 j. 3 j・・・空爐子、2 b. 3 b・・・チップセレク ト端子、2 f. 3 f・・・RAS端子、2 i. 3



なお、前記会議員では2級に重ねて使用するものについて提明したが、これに限らず、チップ作動完子に競技する空性子を2または3以上で影響することにより、3数または4段以上に重ねて使用することも豊齢にできるものである。

また、下段半導体誘動の上面電機に上致の血血 電器を取り付ける方法としては、半期等の場合は を用いる例を示したが、これに限るものでなく接 台部材を介して取り付けてもよいことはいうまで もない。

#### (利用分可)

以上の説明では主として本発明者によってなど れた発明をその背景となった利用分野であるとう ミックからなるLCC型半導体装置に返用した場合について設調したが、それに際定されよもので はなく、たとえば、問題の使用が可能である様々 のパッケージからなる半導件装置であって、まっ ミック以外の材料からなるものであっても当然に 差用することができる技術である。

関菌の簡単な疑明

